芯粒
芯粒（英語：chiplet）[1][2][3][4]是一個微型集成電路（integrated circuit，IC），包含明確定義的功能子集。它被設計為與單個封裝內插器上的其他小晶片結合在一起。一組芯粒可以在混合搭配「樂高式」堆疊組件中實現。
作為一種異構集成技術，基於芯粒的設計技術可利用先進的封裝技術將不同功能的多個異構晶片集成到單個晶片中，可有效應對摩爾定律失效。隨着工藝節點向前發展，成本、設計周期和複雜性急劇上升，推動業界集中芯粒領域。 芯粒可允許IC設計人員合併不同工藝節點製造的晶片，並在不同的項目中重複使用，這有助於降低設計成本，提高良率[5]。
優點
Chiplet突破了SoC的四大設計極限：突破光罩面積規模極限；異質集成突破功能極限，不再受多工藝約束；算力可擴展提升晶片性；敏捷開發縮短工期極限[6]。
與傳統單片系統相比，具有以下優點：
- 可重新使用的知識產權：[7]同一個chiplet可以在許多不同的設備中使用
- 異構集成：[8]芯粒可使用不同的工藝、材料和節點製造，每種工藝、材料和節點都可針對其特定功能進行優化
- 裸片良率： [9]芯粒可以在組裝前進行測試，從而提高最終器件的良率
在單個集成電路中一起工作的多個芯粒可稱為多晶片模塊、混合IC 、 2.5D集成電路或高級封裝。
芯粒可以與UCIe 、線束（BoW）、OpenHBI和OIF XSR等標準進行連接。
對於企業，芯粒有六大好處：可通過常規IC工藝實現先進性能；實現前道工藝和後道工藝的有效融合；減少了IP的問題；產品面市速度大大加快；具有系統級功能；設計更靈活且成本低[6]。
該術語由加州大學伯克利分校教授John Wawrzynek創造，作為2006年RAMP項目（多處理器研究加速器，research accelerator for multiple processors）的組成部分[10][11]能源部的擴展，也包括RISC-V 架構。
參見
參考
- ^ Brookes. What Is a Chiplet?. How-To Geek. 25 July 2021 [28 December 2021]. （原始內容存檔於2023-07-05）.
- ^ Chiplet. WikiChip. [28 December 2021]. （原始內容存檔於2023-03-15）.
- ^ Semi Engineering "Chiplets （頁面存檔備份，存於互聯網檔案館）" Retrieved 5 December 2022
- ^ Don Scansen, EE Times "Chiplets: A Short History （頁面存檔備份，存於互聯網檔案館） Retrieved 5 December 2022
- ^ Li, Tao; Hou, Jie; Yan, Jinli; Liu, Rulin; Yang, Hui; Sun, Zhigang. Chiplet Heterogeneous Integration Technology—Status and Challenges. Electronics. 2020-04-20, 9 (4) [2023-12-05]. ISSN 2079-9292. doi:10.3390/electronics9040670. （原始內容存檔於2023-12-05） （英語）.
- ^ 6.0 6.1 Chiplet能為芯片設計帶來哪些變革？ | uSMART. www.usmart.hk. [2023-12-05]. （原始內容存檔於2023-12-05）.
- ^ Keeler. Common Heterogeneous Integration and IP Reuse Strategies (CHIPS). DARPA. [28 December 2021]. （原始內容存檔於2024-03-01）.
- ^ Kenyon. Heterogeneous Integration and the Evolution of IC Packaging. EE Times Europe. 6 April 2021 [28 December 2021]. （原始內容存檔於2023-05-24）.
- ^ Bertin, Claude L.; Su, Lo-Soun; Van Horn, Jody. https://link.springer.com/chapter/10.1007/978-1-4615-1389-6_4
|chapterurl=缺少標題 (幫助). Known Good die (KGD). SpringerLink. 2001: 149–200 [7 October 2022]. ISBN 978-1-4613-5529-8. doi:10.1007/978-1-4615-1389-6_4. （原始內容存檔於2022-10-12）. - ^ Patterson, D.A. https://ieeexplore.ieee.org/document/1620784
|chapterurl=缺少標題 (幫助). RAMP: Research accelerator for multiple processors - a community vision for a shared experimental parallel HW/SW platform. March 2006: 1– [2023-12-05]. ISBN 1-4244-0186-0. doi:10.1109/ISPASS.2006.1620784. （原始內容存檔於2022-07-14）. - ^ Wawrzynek, John. Accelerating Science Driven System Design With RAMP. 2015-05-01 [2023-12-05]. OSTI 1186854. （原始內容存檔於2023-05-11） （English）.
擴展閱讀
- Clark, Don. U.S. Focuses on Invigorating 'Chiplets' to Stay Cutting-Edge in Tech. The New York Times. 11 May 2023 [2023-12-05]. （原始內容存檔於2024-03-13）.