ARM Cortex-A78

ARM Cortex-A78

产品化	2020
设计团队	安谋控股
指令集架构	ARMv8-A
扩展指令集	ARMv8.1-A, ARMv8.2-A, 密码学, RAS, ARMv8.3-A LDAPR
核心数量	1–4个为一个集群
一级快取	32–64 KB
二级快取	256–512 (private L2 ECC) KiB
三级快取	Optional, 512 KB to 4 MB (up to 8 MB) with Cortex-X1
CPU主频范围	至 3.0 GHz（手机平台）， 3.3 GHz（平板电脑/笔记本电脑）
上代产品	ARM Cortex-A77
继任产品	ARM Cortex-A710
相关产品	ARM Cortex-X1

ARM Cortex-A78是一个基于ARMv8.2-A64位指令集架构设计的中央处理器以及ARM内核。由安谋控股旗下奥斯汀设计中心的奥斯汀团队设计。

设计

ARM Cortex-A78是ARM Cortex-A77的继任产品，比上一代节能多达50%。A78可以与 DynamIQ技术中的ARM Cortex-X1和ARM Cortex-A55配对，以提供较高的性能和能效比。

ARM Cortex-A78拥有四条超纯量乱序执行解码流水线并包含1.5K macro-OP（MOPs）缓存。A78每个周期可以获取4条指令和6Mops，并且每个周期可以重命名和调度6Mops和13µops（Micro-operation）。乱序执行窗口大小为160位，后端有13个执行端，流水线深度为13个阶段，执行延迟（execution latencies）为10个阶段。

标准ARM Cortex-A78方案在 2.1 GHz (5 nm) 的情况下，比上一代Cortex-A77：

• 性能提高7%
• 功耗降低4%
• 面积减少5%，令在四核集群的情况下提供给GPU和NPU区域面积增加了15%。

ARM Cortex-A78支持ARM DynamIQ技术，令在设计多核产品时更加灵活和增加扩展性。L1缓存可以从64KB减至更小的32KB。为了抵消更小L1内存所带来的影响，分支预测器需要更好地覆盖不规则的搜索模式，并且能够在每个周期跟踪两个采用的分支，从而减少L1缓存未命中的问题并有助于隐藏流水线气泡（pipeline bubbles）以保持内核持续运作。与A77相比，流水线长了一个周期，并且是每周期6条指令的设计。这确保A78可以达到3GHz左右的时钟频率。

ARM还在A78的执行单元中加个整数乘法单元和一个额外的负载地址生成单元 (Address Generation Unit，AGU)，以将数据负载和带宽都增加50%。A78的其他优化包括增加融合指令，指令调度程序、寄存器重命名结构和重排序缓冲区的效率。

L2缓存最高可达512KB，并具有双倍带宽以提高性能，而L3缓存最高可达4MB，是前几代 Cortex-A产品的两倍。动态共享单元 (Dynamic Shared Unit，DSU) 还允许和共享ARM Cortex-X1 8MB配置。

对外授权

ARM Cortex-A76可作为半导体IP核授权给被许可方（例如高通和联发科），其设计使其适合与其他IP内核（例如 GPU、数位讯号处理器（DSP）、显示控制器）集成到一个片上系统（SoC）中。

上市产品

2020年11月，Cortex-A78首次用于三星Exynos 1080以及之后的2020年12月的三星Exynos2100。骁龙888中使用的是定制Kryo680 Gold内核并基于Cortex-A78微架构。

上市产品分别还有：

• Samsung Exynos 1080
• Samsung Exynos 2100
• Qualcomm Snapdragon 695
• Qualcomm Snapdragon 778G(+)/780G
• Qualcomm Snapdragon 888(+)
• MediaTek Dimensity 900/920
• MediaTek Dimensity 1100
• MediaTek Dimensity 1200/1300
• MediaTek Dimensity 8000/8100
• MediaTek Kompanio 900T
• MediaTek Kompanio 1200
• MediaTek Kompanio 1380
• MediaTek Kompanio 1300T