跳转到内容

锁相环范围

本页使用了标题或全文手工转换
维基百科,自由的百科全书

hold-in范围捕获范围(pull-in range,也称为识别范围,acquisition range)及锁定范围(lock-in range)是锁相环电路有关其频率偏差范围的相关参数,是在不同条件下电路可以锁定外来讯号的资讯。

历史

在1996年锁相环的参考书中[1][2],会介绍像hold-in、pull-in、lock-in等锁相环可以锁定的频率范围,以及其他锁相环相关的频率范围。这些参数广为在相关产业使用(例如当代的工业文献[3][4]以及其他的出版物)。在工程文献中只会对这些参数给予不严谨的定义。 这样的情形多年之后,在有关同步以及通讯的教科书已有共识,在使用这些参数前小心的提供其定义[5]。之后就出现了严谨的数学定义[6][7]

加德纳有关锁定范围定义的问题

佛洛依德·加德纳英语Floyd M. Gardner在其著名著作Phaselock Techniques的第一版,有提到锁定(lock-in)频率的概念[8]“假如,因为一些原因,输入和VCO的频率差小于回路带宽,回路会几乎瞬间锁定,不会脱步(slipping cycle)。可以快速识别频率的最大频率差称为锁定频率”。其中有关锁定频率以及对应锁定频率的定义非常流行,出现在许多的工程文献上。不过因为在初始状态时,可能完全没有频率差,因此锁相环一开始运作,在识别频率的过程其实就脱步了。因此在回路是否脱步的分析中,锁相环的初始状态就非常重要了。Gardner有关锁定频率的概念不太严谨,仍需要澄清。

加德纳在该书的第二版中有提到:“没有一个自然的方式可以精确定义唯一的锁定频率”,另外也提到:“虽然在本质上很含糊,但锁定范围是很有用的概念。”[9][10]

定义

  • ,是输入(参考)信号和振荡器(VCO, NCO)信号的相位差。
  • ,是输入信号和VCO信号的初始相位差
  • ,是输入信号和VCO信号的频率差。
  • 是输入信号频率和VCO游走频率(free running frequency)信号的差值。

一般而言,,因为 会依VCO的初始输入而定。

锁定状态

锁定状态的定义

在锁定状态(locked state)中

  1. 相位误差扰动很小,频率误差很小。
  2. 在小幅的相位扰动以及滤波状态后,PLL可以回到锁定状态。

Hold-in范围

Hold-in范围的说明。VCO的游走频率固定,让输入信号频缓慢变化。当ω在hold-in范围内,VCO频率可以校准到对应的数值,称为追踪(tracking)。若在hold-in范围外,VCO无法锁定输入信号

Hold-in范围的定义

在可达到锁定状态的情形下,频率偏差的最大值称为hold-in范围,而称为hold-in频率[6][7]

若锁相环在滤波器状态、VCO和输入信号频率和相位的小扰动后,重新进入锁定状态,此时的频率偏差属于锁定状态。此效果称为稳态稳定性。此外,针对hold-in范围内的频率偏差,输入频率若小幅改变,锁相环可以重新达到新的锁定状态(追踪过程)。

捕获范围

捕获范围(Pull-in range)也称为是识别范围(acquisition range)、捕捉范围(capture range)[11]

假设锁相环的电源一开始关闭,在时开启。假设初始的频率差够大,回路在一个周期内无法锁定,但VCO频率会慢慢的朝向参考频率移动(识别过程)。此效果称为暂态稳定性。捕获范围(Pull-in range)用来说明识别过程可以稳定的频率偏差范围(在Gardner (1966,第40页)和Best (2007,第61页)中有说明)。

捕获范围定义

捕获范围是在任意相位、初始频率以及滤波器状态下,让PLL可以锁相捕获的最大频率偏差范围的值,而称为捕获频率(pull-in frequency)[6][7]

捕获范围的可靠数值分析很困难,因为在电路中存在隐藏吸引子[12][13][14]

锁定范围

假设PLL一开始已锁定,参考频率突然剧烈变化(步阶变化)。锁定范围(Pull-in range)可以保证在一段时间(可能是很长的一段时间)之内,PLL最后会同步。这种长的的识别过程称为脱步(cycle slipping)。

若初始和最后的相位偏差大于,就有脱步(cycle slipping)的情形。

不过,有时也会考虑偏差的限制,以及偏差的最大值[15]

锁定范围的定义

若锁相环已在锁定状态,在锁定范围(lock-in range)内的突然变化 ),锁相环可以在没有脱步的情形下锁定。称为锁定频率(lock-in frequency)[6][7]

参考资料

  1. ^ Gardner, Floyd. Phase-lock techniques.. New York: John Wiley & Sons. 1966. 
  2. ^ Viterbi, A. Principles of coherent communications.. New York: McGraw-Hill. 1966. 
  3. ^ Gardner, Floyd. Phase-lock techniques 3rd. Wiley. 2005. 
  4. ^ Best, Roland. Phase-Lock Loops: Design, Simulation and Application 6th. McGraw-Hill. 2007. 
  5. ^ Kihara, M.; Ono, S.; Eskelinen, P. Digital Clocks for Synchronization and Communications.. Artech House. 2002: 49. 
  6. ^ 6.0 6.1 6.2 6.3 Leonov, G. A.; Kuznetsov, N. V.; Yuldashev, M. V.; Yuldashev, R. V. Hold-in, pull-in, and lock-in ranges of PLL circuits: rigorous mathematical definitions and limitations of classical theory.. IEEE Transactions on Circuits and Systems I: Regular Papers (IEEE). 2015, 62 (10): 2454–2464. S2CID 12292968. arXiv:1505.04262可免费查阅. doi:10.1109/TCSI.2015.2476295. 
  7. ^ 7.0 7.1 7.2 7.3 Kuznetsov, N. V.; Leonov, G. A.; Yuldashev, M. V.; Yuldashev, R. V. Rigorous mathematical definitions of the hold-in and pull-in ranges for phase-locked loops. IFAC-PapersOnLine. 2015, 48 (11): 710–713. doi:10.1016/j.ifacol.2015.09.272可免费查阅. 
  8. ^ Gardner 1966,第40页
  9. ^ Gardner, Floyd. Phase-lock techniques 2nd. New York: John Wiley & Sons. 1979: 70. 
  10. ^ see also Gardner 2005,第187–188页
  11. ^ Razavi, B. Design of Monolithic Phase-Locked Loops and Clock Recovery Circuits-A Tutorial.. IEEE Press. 1996. 
  12. ^ Kuznetsov, N.V.; Leonov, G.A.; Yuldashev, M.V.; Yuldashev, R.V. Hidden attractors in dynamical models of phase-locked loop circuits: limitations of simulation in MATLAB and SPICE. Communications in Nonlinear Science and Numerical Simulation. 2017, 51: 39–49. Bibcode:2017CNSNS..51...39K. doi:10.1016/j.cnsns.2017.03.010. 
  13. ^ Best, R.; Kuznetsov, N.V.; Leonov, G.A.; Yuldashev, M.V.; Yuldashev, R.V. Tutorial on dynamic analysis of the Costas loop. IFAC Annual Reviews in Control. 2016, 42: 27–49. S2CID 10703739. doi:10.1016/j.arcontrol.2016.08.003. 
  14. ^ Kuznetsov, N.V.; Lobachev, M.V.; Yuldashev, M.V.; Yuldashev, R.V. On the Gardner problem for phase-locked loops. Doklady Mathematics. 2019, 100 (3): 568–570. doi:10.1134/S1064562419060218. 
  15. ^ Stensby, J. Phase-Locked Loops: Theory and Applications.. Taylor & Francis. 1997.