跳至內容

File:Intel 8086 block scheme.svg

頁面內容不支援其他語言。
這個檔案來自維基共享資源
維基百科，自由的百科全書

原始檔案 （SVG 檔案，表面大小：800 × 650 像素，檔案大小：40 KB）

摘要

描述
English: Block diagram of the Intel 8086 microprocessor 1. Block of general purpose registers, 2 Block segment registers, 3 20 BIT combiner, 4 Internal bus C, 5 Queue commands, 6 The control system, 7 The control system bus, 8 Internal Bus A, 9 Arithmetic logic unit (ALU), 10 Address bus, 11 Data bus, 12 Rail Control F. Registry tags, AX -accumulator , BX - register base CX - counting register, DX - data register, SP - stack pointer, BP - base pointer, SI - source index, DI - Destination Index ,CS - code Segment DS - data segment, SS - stack segment, ES - extra segment, IP - Instruction Pointer.
Français : Diagramme des blocs du microprocesseur Intel 8086 :
  • 1 Bloc des registres généraux,
  • 2 Bloc des registres de segment,
  • 3 Additionneur 20 bits,
  • 4 Bus interne C,
  • 5 Commandes de file,
  • 6 Système de contrôle,
  • 7 Bus système de contrôle,
  • 8 Bus interne A,
  • 9 Unité logique et arithmétique (ALU : Arithmetic logic unit),
  • 10 Bus d'adresse,
  • 11 Bus de données,
  • 12 Signaux de contrôle,
  • AX - Accumulateur,
  • BX - Registre de base,
  • CX - Registre de compteur,
  • DX - Registre de donnée,
  • SP - Pointeur de pile,
  • BP - Pointeur de base,
  • SI - Index de source,
  • DI - Index de destination,
  • CS - Segment de code,
  • DS - Segment de données,
  • SS - Segment de pile,
  • ES - Segment supplémentaire,
  • IP - Pointeur d'instruction.
  • F - Registre d'indicateurs (Flags).
Polski: Schemat blokowy mikroprocesora Intel 8086. 1. Blok rejestrów ogólnego przeznaczenia, 2. Blok rejestrów segmentowych, 3. Dwudziestobitowy sumator, 4. Magistrala wewnętrzna C, 5. Kolejka rozkazów, 6. Układ sterowania, 7. Układ sterowania magistral, 8. Magistrala wewnętrzna A, 9. Jednostka Arytmetyczno-Logiczna (ALU), 10. Szyna adresowa, 11. Szyna danych, 12. Szyna sterowania, F. Rejestr znaczników, AX - akumulator, BX - rejestr bazowy, CX - rejestr zliczający, DX - rejestr danych, SP - wskaźnik stosu, BP - wskaźnik bazowy, SI - indeks źródła, DI - indeks celu, CS - segment kodu, DS - segment danych, SS - segment stosu, ES - segment dodatkowy, IP - wskaźnik rozkazów
日期
來源 Własne opracowanie na podstawie różnych źródeł
作者 Harkonnen2
本矢量图是通过波兰语项目Grafiki wektorowe (矢量图形)制作或改善的。你可以提交图像来改善它。

English | македонски | polski | 中文 | 中文（简体）‎ | +/−

授權條款

I, Harkonnen2，此作品的版權所有人，決定用以下授權條款發佈本作品：
GNU head 已授權您依據自由軟體基金會發行的無固定段落、封面文字和封底文字GNU自由文件授權條款1.2版或任意後續版本，對本檔進行複製、傳播和／或修改。該協議的副本列在GNU自由文件授權條款中。
w:zh:創用CC
姓名標示 相同方式分享 		此檔案採用創用CC 姓名標示-相同方式分享 3.0 未在地化版本授權條款。
姓名標示: I, Harkonnen2
您可以自由：
  • 分享 – 複製、發佈和傳播本作品
  • 重新修改 – 創作演繹作品
惟需遵照下列條件：
  • 姓名標示 – 您必須指名出正確的製作者，和提供授權條款的連結，以及表示是否有對內容上做出變更。您可以用任何合理的方式來行動，但不得以任何方式表明授權條款是對您許可或是由您所使用。
  • 相同方式分享 – 如果您利用本素材進行再混合、轉換或創作，您必須基於如同原先的相同或兼容的條款，來分布您的貢獻成品。
已新增授權條款標題至此檔案，作為GFDL授權更新的一部份。
w:zh:創用CC
姓名標示 相同方式分享
此檔案採用創用CC 姓名標示-相同方式分享 2.5 通用版、2.0 通用版以及1.0 通用版授權條款。
姓名標示: I, Harkonnen2
您可以自由：
  • 分享 – 複製、發佈和傳播本作品
  • 重新修改 – 創作演繹作品
惟需遵照下列條件：
  • 姓名標示 – 您必須指名出正確的製作者，和提供授權條款的連結，以及表示是否有對內容上做出變更。您可以用任何合理的方式來行動，但不得以任何方式表明授權條款是對您許可或是由您所使用。
  • 相同方式分享 – 如果您利用本素材進行再混合、轉換或創作，您必須基於如同原先的相同或兼容的條款，來分布您的貢獻成品。
您可以選擇您需要的授權條款。

說明

添加單行說明來描述出檔案所代表的內容

在此檔案描寫的項目

描繪內容

檔案歷史

點選日期/時間以檢視該時間的檔案版本。

日期/時間縮⁠圖尺寸使用者備⁠註
目前2007年6月24日 (日) 21:18於 2007年6月24日 (日) 21:18 版本的縮圖800 × 650（40 KB）Harkonnen2{{Information |Description=Schemat blokowy mikroprocesora Intel 8086. 1. Blok rejestrów roboczych, 2. Blok rejestrów segmentowych, 3. Dwudziestobitowy sumator, 4. Magistrala wewnętrzna C, 5. Kolejka rozkazów, 6. Układ sterowania, 7. Układ sterowania

下列頁面有用到此檔案：

全域檔案使用狀況

以下其他 wiki 使用了這個檔案：

取自「https://zh.wikipedia.org/wiki/File:Intel_8086_block_scheme.svg」